

PATENT 81751.0017

Express Mail Label No. EL 894 944 618 US

Art Unit: Not assigned

Examiner: Not assigned

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Kazunobu KUWAZAWA

Serial No: Not assigned

Filed: August 29, 2001

For: SEMICONDUCTOR DEVICE AND METHOD

OF MANUFACTURING THE SAME

TRANSMITTAL OF PRIORITY DOCUMENT

Box PATENT APPLICATION Assistant Commissioner for Patents Washington, D.C. 20231

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2000-265384 which was filed September 1, 2000, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

HOGAN & HARTSON L.L.P.

Michael Crapenhoft

Registration No. 37,115

Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900

Los Angeles, California 90071 Telephone: 213-337-6700

Facsimile: 213-337-6701

Date: August 29, 2001

11033 U.S. P. 09/943[





特許 国 日 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

2000年 9月 1日 Date of Application:

出願番号 Application Number: 特願2000-265384


人 出 Applicant(s):

セイコーエプソン株式会社

2001年 6月27日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

EP-0243501

【提出日】

平成12年 9月 1日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/768

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

桑沢 和伸

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100090479

【弁理士】

【氏名又は名称】

井上 一

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090387

【弁理士】

【氏名又は名称】

布施 行夫

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090398

【弁理士】

【氏名又は名称】

大渕 美千栄


【電話番号】

03-5397-0891

【手数料の表示】

【予納台帳番号】 039491





【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9402500

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板の上に設けられた絶縁層と、

前記絶縁層の上に設けられた半導体層とを含む、半導体装置であって、

前記半導体基板において、第1の導電層が設けられ、

前記第1の導電層は、前記半導体層の上または前記半導体層内に設けられた第 2の導電層と電気的に接続されている、半導体装置。

【請求項2】 請求項1において、

前記第1の導電層は、不純物拡散層により構成される、半導体装置。

【請求項3】 請求項1または2において、

前記第1の導電層は、配線層として機能する、半導体装置。

【請求項4】 請求項1または2において、

前記第1の導電層は、抵抗層として機能する、半導体装置。

【請求項5】 請求項1~4のいずれかにおいて、

前記第1の導電層と前記第2の導電層とを接続するための接続孔が設けられ、 前記接続孔内において、コンタクト層が設けられている、半導体装置。

【請求項6】 請求項1~5のいずれかにおいて、

前記接続孔において、サイドウオールが設けられている、半導体装置。

【請求項7】 半導体基板と、

前記半導体基板の上に設けられた絶縁層と、

前記絶縁層の上に設けられた半導体層とを含む、半導体装置であって、

前記半導体基板において、コンタクト領域が設けられ、

前記コンタクト領域は、前記半導体層の上または前記半導体層内に設けられた 導電層と電気的に接続され、かつ、電荷を前記半導体基板に流す機能を有する、 半導体装置。

【請求項8】 請求項7において、

前記コンタクト領域は、不純物拡散層からなる、半導体装置。

【請求項9】 請求項7または8において、

前記コンタクト領域と前記半導体基板とで、PN接合が構成されている、半導体装置。

【請求項10】 請求項9において、

前記半導体基板は、N型であり、

前記コンタクト領域は、P型である、半導体装置。

【請求項11】 請求項9において、

前記半導体基板は、P型であり、

前記コンタクト領域は、N型である、半導体装置。

【請求項12】 請求項7~11のいずれかにおいて、

前記コンタクト領域と前記導電層とを接続するための接続孔が設けられ、

前記接続孔内において、コンタクト層が設けられている、半導体装置。

【請求項13】 請求項12において、

前記接続孔において、サイドウオールが設けられている、半導体装置。

【請求項14】 半導体基板と、

前記半導体基板の上に設けられた絶縁層と、

前記絶縁層の上に設けられた半導体層とを含む、半導体装置であって、

前記半導体基板において、第1の電極が設けられ、

前記半導体層において、第2の電極が設けられ、

前記第1の電極と、前記第2の電極と、前記絶縁層とで、容量素子が構成されている、半導体装置。

【請求項15】 請求項14において、

前記第1の電極は、第1の不純物拡散層により構成されている、半導体装置。

【請求項16】 請求項14または15において、

前記第2の電極は、第2の不純物拡散層により構成されている、半導体装置。

【請求項17】 請求項14~16のいずれかにおいて、

前記第1の電極は、前記半導体層の上または前記半導体層内に設けられた導電層と電気的に接続されている、半導体装置。

【請求項18】 請求項17において、

前記第1の電極と前記導電層とを接続するための接続孔が設けられ、

前記接続孔内において、コンタクト層が設けられている、半導体装置。

【請求項19】 請求項18において、

前記接続孔において、サイドウオールが設けられている、半導体装置。

【請求項20】 半導体基板と、

前記半導体基板の上に設けられた絶縁層と、

前記絶縁層の上に設けられた半導体層とを含む、半導体装置の製造方法であって、

前記半導体基板の所定領域に、不純物をイオン注入して、不純物拡散層から構成される第1の導電層を形成する工程、および

前記半導体層の上または前記半導体層内に設けられた第2の導電層と、前記第 1の導電層とを電気的に接続する工程を含む、半導体装置の製造方法。

【請求項21】 請求項20において、

前記第1の導電層は、配線層として機能する、半導体装置の製造方法。

【請求項22】 請求項20において、

前記第1の導電層は、抵抗層として機能する、半導体装置の製造方法。

【請求項23】 請求項20~22のいずれかにおいて、

さらに、前記第1の導電層と、前記第2の導電層とを、電気的に接続するため の接続孔を形成する工程、および

前記接続孔内に、コンタクト層を形成する工程を含む、半導体装置の製造方法

【請求項24】 請求項23において、

さらに、前記接続孔において、サイドウオールを形成する工程を含む、半導体 装置の製造方法。

【請求項25】 半導体基板と、

前記半導体基板の上に設けられた絶縁層と、

前記絶縁層の上に設けられた半導体層と、を含む半導体装置の製造方法であって、

前記半導体基板において、コンタクト領域が設けられ、

前記コンタクト領域は、前記半導体層の上または前記半導体層内に設けられた 導電層と電気的に接続され、かつ、電荷を前記半導体基板に流す機能を有し、

前記半導体基板内に、不純物をイオン注入し、前記コンタクト領域を形成する 工程、および

前記導電層と、前記コンタクト領域を電気的に接続する工程を含む、半導体装置の製造方法。

【請求項26】 請求項25において、

さらに、前記コンタクト領域と、前記半導体層に設けられた導電層とを、電気 的に接続するための接続孔を形成する工程、および

前記接続孔内に、コンタクト層を形成する工程を含む、半導体装置の製造方法

【請求項27】 請求項26において、

さらに、前記接続孔において、サイドウオールを形成する工程を含む、半導体 装置の製造方法。

【請求項28】 半導体基板と、

前記半導体基板の上に設けられた絶縁層と、

前記絶縁層の上に設けられた半導体層と、を含む半導体装置の製造方法であって、

容量素子を形成する工程(a)を含み、

前記容量素子は、前記半導体基板に設けられた第1の電極と、前記絶縁層と、 前記半導体層に設けられた第2の電極とで構成され

前記工程(a)は、前記半導体基板に不純物をイオン注入し、前記第1の不純物拡散層から構成される前記第1の電極を形成する工程(a-1)を含む、半導体装置の製造方法。

【請求項29】 請求項28において、

前記工程(a)は、さらに、前記半導体層に不純物をイオン注入し、前記第2 の不純物拡散層から構成される前記第2の電極を形成する工程(a-2)を含む 、半導体装置の製造方法。

【請求項30】 請求項28または29において、

前記半導体装置は、前記半導体層の上または前記半導体層内に設けられた導電 層を有し、

前記第1の電極と、前記導電層とを、電気的に接続するための接続孔を形成する工程、および

前記接続孔内に、コンタクト層を形成する工程を含む、半導体装置の製造方法

【請求項31】 請求項30において、

さらに、前記接続孔において、サイドウオールを形成する工程を含む、半導体 装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置およびその製造方法に関し、特に、SOI基板を有する 半導体装置およびその製造方法に関する。

[0002]

【背景技術】

現在、LSIの高速化および低消費電力化の要求に伴い、SOI基板の上に、 LSIを形成する技術が提案されている。

[0003]

SOI基板410は、図11に示すように、半導体基板420と、絶縁層43 0と、半導体層440との積層構造を有する。一般に、半導体素子(たとえばM OSFET)450は、半導体層440において形成される。

[0004]

【発明が解決しようとする課題】

本発明の目的は、半導体層の上の領域を有効利用することができる、半導体装置およびその製造方法を提供することにある。

[0005]

【課題を解決するための手段】



(半導体装置)

(A) 本発明の第1の半導体装置は、

半導体基板と、

前記半導体基板の上に設けられた絶縁層と、

前記絶縁層の上に設けられた半導体層とを含む、半導体装置であって、

前記半導体基板において、第1の導電層が設けられ、

前記第1の導電層は、前記半導体層の上または前記半導体層内に設けられた第 2の導電層と電気的に接続されている。

[0006]

本発明においては、半導体基板において、第1の導電層が設けられている。このため、半導体基板に第1の導電層を形成した分だけ、半導体層の上の領域を有効に利用することができる。その結果、半導体装置の集積度を向上させることができる。

[0007]

前記第1の導電層は、不純物拡散層により構成されることができる。第1の導電層が不純物拡散層から構成されることにより、不純物をイオン注入することによって、半導体基板に第1の導電層を形成することができる。

[0008]

前記第1の導電層は、配線層として機能させることができる。または、前記第 1の導電層は、抵抗層として機能させることができる。

[0009]

前記第1の導電層と前記第2の導電層とを接続するための接続孔が設けられ、 前記接続孔内において、コンタクト層が設けられることができる。また、前記接 続孔において、サイドウオールが設けられることもできる。

[0010]

(B)本発明の第2の半導体装置は、

半導体基板と、

前記半導体基板の上に設けられた絶縁層と、

前記絶縁層の上に設けられた半導体層とを含む、半導体装置であって、

前記半導体基板において、コンタクト領域が設けられ、

前記コンタクト領域は、前記半導体層の上または前記半導体層内に設けられた 導電層と電気的に接続され、かつ、電荷を前記半導体基板に流す機能を有する。

[0011]

本発明の第2の半導体装置は、半導体基板内に、コンタクト領域を有する。コンタクト領域は、導電層と導通し、電荷を前記半導体基板に流す機能を有する。 その結果、半導体層にチャージされた電荷を半導体基板に流すことができる。

[0012]

前記コンタクト領域は、不純物拡散層からなることができる。

[0013]

前記コンタクト領域と前記半導体基板とで、PN接合が構成されていることができる。具体的には、次の2つの態様がある。

[0014]

(1)第1に、前記半導体基板は、N型であり、前記コンタクト領域は、P型である。この場合、半導体基板に電流を流すことができる。

[0015]

(2) 第2に、前記半導体基板は、P型であり、前記コンタクト領域は、N型である。この場合、チャージされた電子を半導体基板に流すことができる。

[0016]

前記コンタクト領域と前記導電層とを接続するための接続孔が設けられ、前記接続孔内において、コンタクト層が設けられることができる。また、前記接続孔において、サイドウオールが設けられることができる。

[0017]

(C) 本発明の第3の半導体装置は、

半導体基板と、

前記半導体基板の上に設けられた絶縁層と、

前記絶縁層の上に設けられた半導体層とを含む、半導体装置であって、

前記半導体基板において、第1の電極が設けられ、

前記半導体層において、第2の電極が設けられ、



前記第1の電極と、前記第2の電極と、前記絶縁層とで、容量素子が構成されている。

[0018]

本発明においては、第1の電極が半導体基板に設けられ、第2の電極が半導体層に設けられている。そして、半導体基板と半導体層との間に介在する絶縁層を、容量素子の誘電体膜として機能させている。すなわち、半導体層の上に容量素子を形成することなく、容量素子を形成することができる。このため、半導体層の上の領域を有効に利用することができる。その結果、半導体装置の集積度を向上させることができる。

[0019]

前記第1の電極は、第1の不純物拡散層により構成されることができる。 前記第2の電極は、第2の不純物拡散層により構成されることができる。

[0020]

前記第1の電極は、前記半導体層の上または前記半導体層内に設けられた導電層と電気的に接続されることができる。前記第1の電極と前記導電層とを接続するための接続孔が設けられ、前記接続孔内において、コンタクト層が設けられることができる。前記接続孔において、サイドウオールが設けられることができる

[0021]

(半導体装置の製造方法)

(A) 本発明の第1の半導体装置の製造方法は、

半導体基板と、

前記半導体基板の上に設けられた絶縁層と、

前記絶縁層の上に設けられた半導体層とを含む、半導体装置の製造方法であって、

前記半導体基板の所定領域に、不純物をイオン注入して、不純物拡散層から構成される第1の導電層を形成する工程、および

前記半導体層の上または前記半導体層内に設けられた第2の導電層と、前記第 1の導電層とを電気的に接続する工程を含む。



[0022]

前記第1の導電層は、配線層として機能させることができる。または、前記第 1の導電層は、抵抗層として機能させることができる。

[0023]

さらに、前記第1の導電層と、前記第2の導電層とを、電気的に接続するため の接続孔を形成する工程、および

前記接続孔内に、コンタクト層を形成する工程を含むことができる。

[0024]

また、さらに、前記接続孔において、サイドウオールを形成する工程を含むことができる。

[0025]

(B) 本発明の第2の半導体装置の製造方法は、

半導体基板と、

前記半導体基板の上に設けられた絶縁層と、

前記絶縁層の上に設けられた半導体層と、を含む半導体装置の製造方法であって、

前記半導体基板において、コンタクト領域が設けられ、

前記コンタクト領域は、前記半導体層の上または前記半導体層内に設けられた 導電層と電気的に接続され、かつ、電荷を前記半導体基板に流す機能を有し、

前記半導体基板内に、不純物をイオン注入し、前記コンタクト領域を形成する 工程、および

前記導電層と、前記コンタクト領域を電気的に接続する工程を含む。

[0026]

さらに、前記コンタクト領域と、前記半導体層に設けられた導電層とを、電気 的に接続するための接続孔を形成する工程、および

前記接続孔内に、コンタクト層を形成する工程を含むことができる。

[0027]

また、さらに、前記接続孔において、サイドウオールを形成する工程を含むことができる。

[0028]

(C) 本発明の第3の半導体装置の製造方法は、

半導体基板と、

前記半導体基板の上に設けられた絶縁層と、

前記絶縁層の上に設けられた半導体層と、を含む半導体装置の製造方法であって、

容量素子を形成する工程(a)を含み、

前記容量素子は、前記半導体基板に設けられた第1の電極と、前記絶縁層と、 前記半導体層に設けられた第2の電極とで構成され

前記工程(a)は、前記半導体基板に不純物をイオン注入し、前記第1の不純物拡散層から構成される前記第1の電極を形成する工程(a-1)を含む。

[0029]

前記工程(a)は、さらに、前記半導体層に不純物をイオン注入し、前記第2 の不純物拡散層から構成される前記第2の電極を形成する工程(a-2)を含む ことができる。

[0030]

前記半導体装置は、前記半導体層の上または前記半導体層内に設けられた導電 層を有し、

前記第1の電極と、前記導電層とを、電気的に接続するための接続孔を形成する工程、および

前記接続孔内に、コンタクト層を形成する工程を含むことができる。

[0031]

また、さらに、前記接続孔において、サイドウオールを形成する工程を含むことができる。

[0032]

【発明の実施の形態】

以下、本発明の好適な実施の形態について図面を参照しながら説明する。

[0033]

[第1の実施の形態]

(半導体装置)

以下、第1の実施の形態に係る半導体装置について説明する。図1は、第1の 実施の形態に係る半導体装置を模式的に示す断面図である。

[0034]

半導体装置100は、SOI基板110を有する。SOI基板110は、半導体基板120、絶縁層130およびSOI層(半導体層)140の積層構造を有する。SOI層140の所定領域においては、トレンチ素子分離領域142が形成されている。

[0035]

半導体基板120には、不純物拡散層122が形成されている。この不純物拡 散層122は、配線層として機能する。不純物拡散層122の不純物濃度は、所 望とする配線層の導電性を考慮して規定される。

[0036]

SOI基板110の所定領域において、不純物拡散層122に達する接続孔150が形成されている。接続孔150における、SOI基板110の側面には、サイドウオール152が形成されている。接続孔150内には、コンタクト層160が形成されている。サイドウオール152は、接続孔150が能動素子領域144に形成される場合、能動素子領域144とコンタクト層160とが短絡することを防止する役割を有する。SOI層140およびコンタクト層160の上には、配線層162が形成されている。

[0037]

以下、第1の実施の形態に係る半導体装置の作用効果について説明する。

[0038]

(a) 本実施の形態においては、配線層として機能する不純物拡散層122が 半導体基板120に形成されている。このため、不純物拡散層122を半導体基 板120に形成した分だけ、半導体層140の上の領域を有効に利用することが できる。その結果、本実施の形態によれば、半導体装置の集積度を向上させるこ とができる。

[0039]

(b) 半導体基板に形成された、配線層として機能する不純物拡散層122は、たとえば図4に示すように、第1のトランジスタ領域170におけるゲート電極172と、第2のトランジスタ領域180におけるゲート電極182とを接続する場合に適用することができる。なお、S1はソース領域を示し、D1はドレイン領域を示す。

[0040]

(半導体装置の製造方法)

以下、第1の実施の形態に係る半導体装置の製造方法について説明する。図2 および図3は、実施の形態に係る半導体装置の製造工程を模式的に示す断面図で ある。

[0041]

(a) まず、図2(a) に示すように、SOI層140の上に、第1のレジスト層R1を形成する。第1のレジスト層R1は、不純物拡散層122の形成予定領域の上方において、開口されている。

[0042]

次に、第1のレジスト層R1をマスクとして、半導体基板120内に、不純物122aをイオン注入する。これにより、半導体基板120内において、不純物拡散層122が形成される。次に、第1のレジスト層R1をアッシング除去する

[0043]

(b) 次に、図2(b) に示すように、SOI層140の所定領域において、 公知の方法により、トレンチ素子分離領域142を形成する。

[0044]

(c) 次に、図3(a)に示すように、SOI層140の上に、第2のレジスト層R2を形成する。第2のレジスト層R2は、接続孔150の形成予定領域の上方において、開口されている。次に、第2のレジスト層R2をマスクとして、SOI層140、絶縁層130および半導体基板120をエッチングして、接続孔150を形成する。エッチング方法は、たとえば反応性イオンエッチングを挙げることができる。次に、第2のレジスト層R2を除去する。

[0045]

(d) 次に、図3(b) に示すように、接続孔150における、SOI基板110の側面において、サイドウオール152を形成する。サイドウオール152は、たとえば次のようにして形成することができる。接続孔150を充填するようにして、SOI層140の上に、絶縁層(図示せず)を形成する。絶縁層は、たとえばCVD法により形成することができる。絶縁層を反応性イオンエッチングすることにより、サイドウオール152を形成することができる。

[0046]

(e) 次に、図1に示すように、接続孔150内に、コンタクト層160を形成する。コンタクト層160は、たとえばSOI層140上に、接続孔150を充填する導電層を形成し、その導電層をエッチバックすることにより形成することができる。コンタクト層160の材質としては、たとえばポリシリコン、タングステン、アルミニウム、チタンを挙げることができる。また、必要に応じて、導電層の形成前に、接続孔150内にウエッティング層やバリア層を形成してもよい。

[0047]

次に、SOI層140の上に、所定のパターンを有する配線層162を形成する。こうして、第1の実施の形態に係る半導体装置100が形成される。

[0048]

(変形例)

第1の実施の形態は、たとえば、次の変更が可能である。

[0049]

(1)上記の実施の形態においては、不純物拡散層122を配線層として機能 させた。しかし、不純物拡散層122を抵抗層として機能させてもよい。この場 合、不純物拡散層122の不純物濃度は、所望とする抵抗値を考慮して規定され る。

[0050]

(2)上記の実施の形態においては、不純物拡散層122は、SOI層140 の上に形成された配線層162と接続されている。しかし、これに限定されず、

不純物拡散層122は、SOI層140内に形成された導電層と接続させてもよい。

[0051]

(3)上記の実施の形態においては、接続孔160は、トレンチ素子分離領域 142において形成されていた。しかし、これに限定されず、図12に示すよう に、接続孔160は、能動素子領域144において形成されていてもよい。この 変形例は、以下の実施の形態においても同様に適用することができる。

[0052]

[第2の実施の形態]

(半導体装置)

以下、第2の実施の形態に係る半導体装置を説明する。図5は、第2の実施の 形態に係る半導体装置を模式的に示す断面図である。

[0053]

半導体装置200は、SOI基板210を有する。SOI基板210は、半導体基板220、絶縁層230およびSOI層(半導体層)240の積層構造を有する。SOI層240の所定領域においては、トレンチ素子分離領域242が形成されている。

[0054]

半導体基板220には、第1の不純物拡散層222が形成されている。SOI層240においては、トレンチ素子分離領域242間に、第2の不純物拡散層244が形成されている。第1の不純物拡散層222と、絶縁層230と、第2の不純物拡散層244とで、容量素子270が構成されている。つまり、第1の不純物拡散層222が下部電極として機能し、絶縁層230が誘電体膜として機能し、第2の不純物拡散層244が上部電極として機能する。

[0055]

第1の不純物拡散層222の不純物濃度は、所望とする容量素子270の性能を考慮して規定される。第2の不純物拡散層244の不純物濃度は、所望とする容量素子270の性能を考慮して規定される。絶縁層230の厚さは、所望とする容量素子270の性能を考慮して規定される。

[0056]

SOI基板210の所定領域において、第1の不純物拡散層222に達する接続孔250が形成されている。接続孔250における、SOI基板210の側面には、サイドウオール252が形成されている。接続孔252内には、第1のコンタクト層260が形成されている。サイドウオール252は、接続孔250が能動素子領域に形成される場合、能動素子領域と第1のコンタクト層260とが短絡することを防止する役割を有する。SOI層240および第1のコンタクト層260の上には、所定のパターンを有する第1の配線層262が形成されている。

[0057]

SOI層240および第1の配線層262の上には、層間絶縁層280が形成されている。層間絶縁層280の所定の領域において、スルーホール282が形成されている。スルーホール282は、第2の不純物拡散層244に達している。スルーホール242内には、第2のコンタクト層290が形成されている。層間絶縁層280および第2のコンタクト層290の上には、所定のパターンを有する第2の配線層292が形成されている。

[0058]

以下、第2の実施の形態に係る半導体装置の作用効果について説明する。

[0059]

本実施の形態においては、半導体基板220に形成された第1の不純物拡散層222と、絶縁層230と、半導体層240に形成された第2の不純物拡散層242で、容量素子270を構成させている。このため、半導体層240の上に容量素子を形成しなくても済む。その結果、半導体層240の上の領域を有効に利用することができる。したがって、半導体装置の集積度を向上させることができる。

[0060]

(半導体装置の製造方法)

以下、第2の実施の形態に係る半導体装置の製造方法について説明する。図6 および図7は、実施の形態に係る半導体装置の製造工程を模式的に示す断面図で

ある。

[0061]

(a)まず、図6(a)に示すように、SOI層240の上に、第1のレジスト層R1を形成する。第1のレジスト層R1は、第1の不純物拡散層222の形成予定領域の上方において、開口されている。

[0062]

次に、第1のレジスト層R1をマスクとして、半導体基板220内に、不純物222aをイオン注入する。これにより、半導体基板220内において、第1の不純物拡散層222が形成される。次に、第1のレジスト層R1を除去する。

[0063]

(b) 次に、図6(b) に示すように、SOI層240の上に、第2のレジスト層R2を形成する。第2のレジスト層R2は、第2の不純物拡散層244の形成予定領域の上方において、開口されている。

[0064]

次に、第2のレジスト層R2をマスクとして、SOI層240内に、不純物244aをイオン注入する。これにより、SOI層240内において、第2の不純物拡散層244が形成される。また、第2の不純物拡散層244が形成されることにより、第1の不純物拡散層222と絶縁層230と第1の不純物拡散層244とで、容量素子270が形成されることになる。第2のレジスト層R2を除去する。

[0065]

(c) 次に、図7(a) に示すように、SOI層240の所定領域において、 公知の方法により、トレンチ素子分離領域242を形成する。

[0066]

(d) 次に、図7(b) に示すように、SOI層240の上に、第3のレジスト層R3を形成する。第3のレジスト層R3は、接続孔250の形成予定領域の上方において、開口されている。

[0067]

次に、第3のレジスト層R3をマスクとして、SOI層240、絶縁層230

および半導体基板 2 2 0 をエッチングして、接続孔 2 5 0 を形成する。このエッチングは、たとえば、反応性イオンエッチングにより行うことができる。次に、第 3 のレジスト層 R 3 を除去する。

[0068]

(e) 次に、図7(c) に示すように、接続孔250における、SOI基板2 10の側面において、サイドウオール252を形成する。サイドウオール252 は、たとえば第1の実施の形態と同様にして形成することができる。

[0069]

次に、接続孔250内に、第1のコンタクト層260を形成する。第1のコンタクト層260は、たとえば第1の実施の形態と同様にして形成することができる。また、必要に応じて、導電層の形成前に、接続孔250内にウエッティング層やバリア層を形成してもよい。

[0070]

次に、SOI層240上に、所定のパターンを有する第1の配線層262を形成する。

[0071]

(f) 次に、図5に示すように、SOI層240および第1の配線層262の上に、CVD法により、酸化シリコン層からなる層間絶縁層280を形成する。そして、層間絶縁層280の所定領域を選択的にエッチング除去し、第1の不純物拡散層244に達するスルーホール282を形成する。その後、スルーホール282内に第2のコンタクト層290を形成する。次に、層間絶縁層280および第2のコンタクト層290の上に、所定のパターンを有する第2の配線層292を形成する。こうして、第2の実施の形態に係る半導体装置200が形成される。

[0072]

(変形例)

第2の実施の形態は、たとえば、次の変更が可能である。

[0073]

上記の実施の形態においては、第1の不純物拡散層222は、SOI層240

の上に形成された第1の配線層262と接続されている。しかし、これに限定されず、第1の不純物拡散層222は、SOI層240内に形成された導電層と接続させてもよい。

[0074]

「第3の実施の形態]

(半導体装置)

以下、第3の実施の形態に係る半導体装置について説明する。図8は、第3の 実施の形態に係る半導体装置を模式的に示す断面図である。

[0075]

半導体装置300は、SOI基板310を有する。SOI基板310は、半導体基板320、絶縁層330およびSOI層(半導体層)340の積層構造を有する。SOI層340の所定領域においては、トレンチ素子分離領域342が形成されている。

[0076]

半導体基板320の導電型は、N型である。半導体基板320には、不純物拡散層(コンタクト領域)322が形成されている。不純物拡散層322は、電荷を半導体基板320に流す機能を有する。不純物拡散層322は、P型である。つまり、不純物拡散層322と半導体基板320とで、PN接合のダイオードが形成されいてる。

[0077]

SOI基板310の所定領域において、不純物拡散層322に達する接続孔350が形成されている。接続孔350における、SOI基板310の側面には、サイドウオール352が形成されている。接続孔350内には、コンタクト層360が形成されている。サイドウオール352は、接続孔350が能動素子領域に形成される場合、能動素子領域とコンタクト層360とが短絡することを防止する役割を有する。SOI層340およびコンタクト層360の上には、所定のパターンを有する配線層362が形成されている。

[0078]

以下、第3の実施の形態に係る半導体装置の作用効果を説明する。

[0079]

本実施の形態においては、半導体基板320内に、配線層362に導通する不純物拡散層322が形成されている。この不純物拡散層322と、半導体基板320とで、PN接合ダイオードを構成している。このため、PN接合ダイオードを介して、半導体基板420に電流を逃がすことができる。このため、不純物拡散層322は、静電保護領域として機能させることができる。

[0080]

(半導体装置の製造方法)

以下、第3の実施の形態に係る半導体装置の製造方法について説明する。図9 および図10は、実施の形態に係る半導体装置の製造工程を模式的に示す断面図 である。

[0081]

(a)まず、N型の半導体基板を有するSOI基板310を用意する。次に、図9に示すように、SOI層340の上に、第1のレジスト層R1を形成する。第1のレジスト層R1は、不純物拡散層322の形成予定領域の上方において、開口されている。

[0082]

次に、第1のレジスト層R1をマスクとして、半導体基板320内に、P型の不純物322aをイオン注入する。これにより、半導体基板320内において、P型の不純物拡散層322が形成される。また、P型の不純物拡散層322が形成されることにより、不純物拡散層322の境界において、PN接合ダイオードが形成される。次に、第1のレジスト層R1を除去する。

[0083]

(b)次に、図10(a)に示すように、SOI層340の所定領域において、 、公知の方法により、トレンチ素子分離領域342を形成する。

[0084]

(c) 次に、図10(b) に示すように、SOI層340の上に、第2のレジスト層R2を形成する。第2のレジスト層R2は、不純物拡散層322に達する接続孔350の形成予定領域の上方において、開口されている。

[0085]

次に、第2のレジスト層R2をマスクとして、SOI層340、絶縁層330 および半導体基板320をエッチングして、接続孔350を形成する。このエッ チングは、たとえば反応性イオンエッチングにより行うことができる。次いで、 第2のレジスト層R2を除去する。

[0086]

(d) 次に、図8に示すように、接続孔350における、SOI基板310の 側面において、サイドウオール352を形成する。サイドウオール352は、た とえば第1の実施の形態と同様にして形成することができる。

[0087]

次に、接続孔350内に、コンタクト層360を形成する。コンタクト層360は、たとえば第1の実施の形態と同様にして形成することができる。また、必要に応じて、導電層の形成前に、接続孔250内にウエッティング層やバリア層を形成してもよい。次に、SOI層340の上に、所定のパターンを有する配線層362を形成する。こうして、第3の実施の形態に係る半導体装置300が形成される。

[0088]

以下、本実施の形態に係る半導体装置の製造方法について説明する。

[0089]

(a) 本実施の形態においては、半導体基板320内に、半導体基板320と PN接合ダイオードを構成する不純物拡散層322を形成する工程を含んでいる。このため、不純物をイオン注入する工程や、エッチング工程で生じる電荷を、 製造工程中に、PN接合ダイオードを介して半導体基板320に逃がすことができる。その結果、半導体素子が、その電荷によって破壊されるのを防止することができる。

[0090]

(変形例)

第3の実施の形態は、たとえば、次の変更が可能である。

[0091]

(1) 第3の実施の形態においては、不純物拡散層322をP型とし、半導体基板320をN型とした。しかし、これに限定されず、不純物拡散層322をN型とし、半導体基板320をP型とすることができる。この場合、不純物拡散層322を介して、チャージされた電子を半導体基板320に逃がすことができる

[0092]

(2)上記の実施の形態においては、不純物拡散層322は、SOI層340 の上に形成された配線層362と接続されている。しかし、これに限定されず、 不純物拡散層322は、SOI層340内に形成された導電層と接続させてもよい。

[0093]

本発明は、上記の実施の形態に限定されず、本発明の要旨を超えない範囲で種々の変更が可能である。

【図面の簡単な説明】

【図1】

第1の実施の形態に係る半導体装置を模式的に示す断面図である。

【図2】

- 第1の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。 【図3】
- 第1の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。 【図4】
- 配線層として機能する不純物拡散層の適用例を模式的に示す平面図である。

【図5】

第2の実施の形態に係る半導体装置を模式的に示す断面図である。

【図6】

- 第2の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。 【図7】
- 第2の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。

【図8】

第3の実施の形態に係る半導体装置を模式的に示す断面図である。

【図9】

第3の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。

【図10】

第3の実施の形態に係る半導体装置の製造工程を模式的に示す断面図である。

【図11】


従来例に係るSOI基板を有する半導体装置を模式的に示す断面図である。

【図12】

第1の実施の形態に係る変形例を模式的に示す断面図である。

【符号の説明】

- 100, 200, 300 半導体装置
- 110, 210, 310 SOI基板
- 120, 220, 320 半導体基板
- 122,322 不純物拡散層
- 122a. 322a 不純物
- 130, 230, 330 絶縁層
- 140, 240, 340 SOI層
- 142, 242, 342 トレンチ素子分離領域
- 144 能動素子領域
- 150, 250, 350 接続孔
- 152, 252, 352 サイドウオール
- 160,360 コンタクト層
- 162,362 配線層
- 170 第1のトランジスタ
- 172 ゲート電極
- 180 第2のトランジスタ
- 182 ゲート電極
- 222 第1の不純物拡散層
- 222a 不純物




- 244a 不純物
- 260 第1のコンタクト層
- 262 第1の配線層
- 270 容量素子
- 280 層間絶縁層
- 282 スルーホール
- 290 第2のコンタクト層
- 292 第2の配線層


【書類名】


図面

【図1】




【図2】






【図3】


(a)




(b)




【図4】




【図5】




【図6】







【図7】



【図8】




【図9】




【図10】


(a)




(b)



【図11】



【図12】



【書類名】

要約書

【要約】

【課題】 半導体層の上の領域を有効利用することができる、半導体装置および その製造方法を提供する。

【解決手段】 半導体装置100は、半導体基板120と、半導体基板120の上に設けられた絶縁層130と、絶縁層130の上に設けられたSOI層140とからなるSOI基板110を含む。半導体基板120において、不純物拡散層122が設けられている。不純物拡散層122は、SOI層140の上に設けられた配線層162と電気的に接続されている。不純物拡散層122は、配線層または抵抗層として機能させることができる。

【選択図】

図 1

出願人履歴情報

識別番号

[000002369]

1. 変更年月日 1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名 セイコーエプソン株式会社